fbpx
维基百科

電荷泵鎖相迴路

電荷泵鎖相迴路(Charge-pump phase-locked loop)簡稱CP-PLL,是一種鉴相器適用於方波輸入信號的鎖相迴路[1]。CP-PLL可以快速的鎖定到輸入信號的相位,可以達到很低的穩態相位誤差[2]

電荷泵鎖相迴路

鉴相器(PFD) 编辑

 
鉴相器動態

鉴相器(PFD)是由參考信號(Ref)以及受控輸出(VCO)信號的下緣所觸發。PFD  的輸出信號只有三個狀態:0,  ,和 。 參考信號的下緣會使PFD切換到較高的狀態,若PFD已經在 就不會變動。 VCO信號的下緣會使PFD切換到較低的狀態,若PFD已經在 就不會變動。 若二個信號的下緣同時出現,PFD會切換到0。

CP-PLL的數學模型 编辑

第一個二階CP-PLL的數學模型是由佛洛依德·加德納英语Floyd M. Gardner在1980年提出的[2]。M. van Paemel在1994年提出了不考慮VCO過載(overload)的非線性模型[3],N. Kuznetsov等人在2019年優化該模型[4]。也有學者在推導考慮VCO過載的CP-PLL解析解數學模型[5]

CP-PLL的數學模型可以針對一些參數進行解析的預估,例如hold-in範圍(在VCO沒有過載的情形下,可能進行鎖相的輸入信號頻率範圍),及捕獲範圍(pull-in range,在CP-PLL任意初始狀態下,CP-PLL最終可以鎖相的輸入信號頻率範圍)[6]

二階CP-PLL的連續時間線性模型以及加德納的猜想 编辑

加德納的分析是以以下的近似為基礎[2]:每個參考信號的周期內,PFD非零的時間區間為

 

CP-PLL的PDF平均輸出為

 

對應的傳遞函數為

 

若用濾波器傳遞函數 以及VCO傳遞函數 ,可以得到加德納的二階CP-PLL線性近似平均模型:

 

佛洛依德·加德納英语Floyd M. Gardner在1980年以上述的理解,提出了猜想:「實際電荷泵鎖相迴路的暫態響應,預期會和等效傳統PLL的暫態響應幾乎相同。」[2]:1856(加德納對CP-PLL的猜想)。 依照加德納的結果,也類似Egan在type 2 APLL捕獲範圍的猜想,Amr M. Fahim在其書中猜想[7]:6:為了要達到無限大的捕獲範圍,CP-PLL的迴路濾波器需要使用主動濾波器(Fahim-Egan在type II CP-PLL捕獲範圍的猜想)。

二階CP-PLL的連續時間非線性模型 编辑

為了簡化推導,但不失去通用性,假設VCO和參考信號在其相位為整數時為其下降緣。 令參考信號第一個下降緣的時間為 。 PFD狀態 會依PFD的初始狀態 ,VCO的初始相位移 ,以及參考信號 的值而不同。

若利用電阻和電容製作純PI(比例積分)的濾波器,其輸入電流 和輸出電壓 的關係為

 

其中 是電阻, 是電感。  是電容器的電壓。 控制信號 會調整VCO頻率:

 

其中 是VCO的自由運行頻率 (也就是 ), 是VCO增益(靈敏度)、 是VCO相位。 最後,CP-PLL連續時間非線性數學模型如下

 

其中有以下的不連續分段常數非線性

 

初始條件為 . 此模型是非線性、非自主式、不連續的開關系統。

二階CP-PLL的離散時間非線性模型 编辑

 
在時間區間內的PFD動態

假設參考信號頻率為常數:   其中   是參考資料的週期、頻率和相位。

 , 這表示 是第一個PFD輸出為0的時間 (若 ,則 ) 且 是VCO或參考信號的第一個下降緣。 其且,可以定義對應的遞減數列  ,其中 

 . 則在 時, 是非零的常數( )。 令 為PFD脈波寬度(PFD輸出為非零長度的時間區間)乘以PFD輸出的正負號:

  for  
  for  

若VCO的下降緣在參考信號的下降緣之前,則 ,反之,可得  可以看出二個信號下降緣的先後順序。在 區間內,PFD輸出為零,PFD  

  for  .

 變成下式的變數變換[8]  可以讓參數減至二個:  

此處 是正規化的相位偏移, 是VCO頻率  相對於參考頻率 的比例。

最後,不考慮VCO過載的二階CP-PLL離散時間模型如下[4][6]

 

其中

 

此離散時間模型只在 有一個穩態,可以估計hold-in範圍和捕獲範圍[6]

若VCO過載,也就是 為零, 或者是以下的式子   , 則需要考慮額外的CP-PLL動態特性[5]。 針對任何參數,只要VCO和參考信號的頻率差夠大,就會使VCO過載。 在實務上,需避免VCO的過載。

高階CP-PLL的非線性模型 编辑

高階CP-PLL非線性模型推導和超越方程有關,無法求得解析解,需要用近似的方式計算[9]

參考資料 编辑

  1. ^ USA US3714463A,Jon M. Laune,「Digital frequency and/or phase detector charge pump」,发表于1973-01-30 
  2. ^ 2.0 2.1 2.2 2.3 F. Gardner. Charge-pump phase-lock loops. IEEE Transactions on Communications. 1980, 28 (11): 1849–1858. Bibcode:1980ITCom..28.1849G. doi:10.1109/TCOM.1980.1094619. 
  3. ^ M. van Paemel. Analysis of a charge-pump pll: A new model. IEEE Transactions on Communications. 1994, 42 (7): 2490–2498. doi:10.1109/26.297861. 
  4. ^ 4.0 4.1 N. Kuznetsov, M. Yuldashev, R. Yuldashev, M. Blagov, E. Kudryashova, O. Kuznetsova, and T. Mokaev. (PDF). Differential Equations and Control Processes. 2019, 1: 109–120 [2021-06-16]. (原始内容 (PDF)存档于2022-01-20). 
  5. ^ 5.0 5.1 N. Kuznetsov, M. Yuldashev, R. Yuldashev, M. Blagov, E. Kudryashova, O. Kuznetsova, T. Mokaev. Charge pump phase-locked loop with phase-frequency detector: closed form mathematical model 1901 (1468). 2020. arXiv:1901.01468 . 
  6. ^ 6.0 6.1 6.2 N.V. Kuznetsov, A.S. Matveev, M.V. Yuldashev, R.V. Yuldashev. Nonlinear analysis of charge-pump phase-locked loop: the hold-in and pull-in ranges. IFAC World Congress. 2020. arXiv:2005.00864 . 
  7. ^ Fahim, Amr M. Clock Generators for SOC Processors: Circuits and Architecture. Boston-Dordrecht-London: Kluwer Academic Publishers. 2005. 
  8. ^ P. Curran, C. Bi, and O. Feely. Dynamics of charge-pump phase-locked loops. International Journal of Circuit Theory and Applications. 2013, 41 (11): 1109–1135. doi:10.1002/cta.1814. 
  9. ^ C. Hedayat, A. Hachem, Y. Leduc, and G. Benbassat. Modeling and characterization of the 3rd order charge-pump PLL: a fully event-driven approach. Analog Integrated Circuits and Signal Processing. 1999, 19 (1): 25–45. S2CID 58204942. doi:10.1023/A:1008326315191. 

電荷泵鎖相迴路, charge, pump, phase, locked, loop, 簡稱cp, 是一種鉴相器適用於方波輸入信號的鎖相迴路, pll可以快速的鎖定到輸入信號的相位, 可以達到很低的穩態相位誤差, 目录, 鉴相器, pll的數學模型, 二階cp, pll的連續時間線性模型以及加德納的猜想, 二階cp, pll的連續時間非線性模型, 二階cp, pll的離散時間非線性模型, 高階cp, pll的非線性模型, 參考資料鉴相器, 编辑, nbsp, 鉴相器動態鉴相器, 是由參考信號, 以及受控輸出, 信號. 電荷泵鎖相迴路 Charge pump phase locked loop 簡稱CP PLL 是一種鉴相器適用於方波輸入信號的鎖相迴路 1 CP PLL可以快速的鎖定到輸入信號的相位 可以達到很低的穩態相位誤差 2 電荷泵鎖相迴路 目录 1 鉴相器 PFD 2 CP PLL的數學模型 2 1 二階CP PLL的連續時間線性模型以及加德納的猜想 2 2 二階CP PLL的連續時間非線性模型 2 3 二階CP PLL的離散時間非線性模型 2 4 高階CP PLL的非線性模型 3 參考資料鉴相器 PFD 编辑 nbsp 鉴相器動態鉴相器 PFD 是由參考信號 Ref 以及受控輸出 VCO 信號的下緣所觸發 PFD i t displaystyle i t nbsp 的輸出信號只有三個狀態 0 I p displaystyle I p nbsp 和 I p displaystyle I p nbsp 參考信號的下緣會使PFD切換到較高的狀態 若PFD已經在 I p displaystyle I p nbsp 就不會變動 VCO信號的下緣會使PFD切換到較低的狀態 若PFD已經在 I p displaystyle I p nbsp 就不會變動 若二個信號的下緣同時出現 PFD會切換到0 CP PLL的數學模型 编辑第一個二階CP PLL的數學模型是由佛洛依德 加德納 英语 Floyd M Gardner 在1980年提出的 2 M van Paemel在1994年提出了不考慮VCO過載 overload 的非線性模型 3 N Kuznetsov等人在2019年優化該模型 4 也有學者在推導考慮VCO過載的CP PLL解析解數學模型 5 CP PLL的數學模型可以針對一些參數進行解析的預估 例如hold in範圍 在VCO沒有過載的情形下 可能進行鎖相的輸入信號頻率範圍 及捕獲範圍 pull in range 在CP PLL任意初始狀態下 CP PLL最終可以鎖相的輸入信號頻率範圍 6 二階CP PLL的連續時間線性模型以及加德納的猜想 编辑 加德納的分析是以以下的近似為基礎 2 每個參考信號的周期內 PFD非零的時間區間為 t p 8 e w r e f 8 e 8 r e f 8 v c o displaystyle t p theta e omega rm ref theta e theta rm ref theta rm vco nbsp CP PLL的PDF平均輸出為 i d I p 8 e 2 p displaystyle i d I p theta e 2 pi nbsp 對應的傳遞函數為 I d s I p 8 e s 2 p displaystyle I d s I p theta e s 2 pi nbsp 若用濾波器傳遞函數F s R 1 C s displaystyle F s R frac 1 Cs nbsp 以及VCO傳遞函數8 v c o s K v c o I d s F s s displaystyle theta rm vco s K rm vco I d s F s s nbsp 可以得到加德納的二階CP PLL線性近似平均模型 8 e s 8 r e f s 2 p s 2 p s K v c o I p R 1 C s displaystyle frac theta e s theta rm ref s frac 2 pi s 2 pi s K rm vco I p left R frac 1 Cs right nbsp 佛洛依德 加德納 英语 Floyd M Gardner 在1980年以上述的理解 提出了猜想 實際電荷泵鎖相迴路的暫態響應 預期會和等效傳統PLL的暫態響應幾乎相同 2 1856 加德納對CP PLL的猜想 依照加德納的結果 也類似Egan在type 2 APLL捕獲範圍的猜想 Amr M Fahim在其書中猜想 7 6 為了要達到無限大的捕獲範圍 CP PLL的迴路濾波器需要使用主動濾波器 Fahim Egan在type II CP PLL捕獲範圍的猜想 二階CP PLL的連續時間非線性模型 编辑 為了簡化推導 但不失去通用性 假設VCO和參考信號在其相位為整數時為其下降緣 令參考信號第一個下降緣的時間為t 0 displaystyle t 0 nbsp PFD狀態i 0 displaystyle i 0 nbsp 會依PFD的初始狀態i 0 displaystyle i 0 nbsp VCO的初始相位移8 v c o 0 displaystyle theta vco 0 nbsp 以及參考信號8 r e f 0 displaystyle theta ref 0 nbsp 的值而不同 若利用電阻和電容製作純PI 比例積分 的濾波器 其輸入電流i t displaystyle i t nbsp 和輸出電壓v F t displaystyle v F t nbsp 的關係為 v F t v c 0 R i t 1 C 0 t i t d t displaystyle begin aligned v F t v c 0 Ri t frac 1 C int limits 0 t i tau d tau end aligned nbsp 其中R gt 0 displaystyle R gt 0 nbsp 是電阻 C gt 0 displaystyle C gt 0 nbsp 是電感 v c t displaystyle v c t nbsp 是電容器的電壓 控制信號v F t displaystyle v F t nbsp 會調整VCO頻率 8 v c o t w v c o t w v c o free K v c o v F t displaystyle begin aligned dot theta vco t omega vco t omega vco text free K vco v F t end aligned nbsp 其中w v c o free displaystyle omega vco text free nbsp 是VCO的自由運行頻率 也就是v F t 0 displaystyle v F t equiv 0 nbsp K v c o displaystyle K vco nbsp 是VCO增益 靈敏度 8 v c o t displaystyle theta vco t nbsp 是VCO相位 最後 CP PLL連續時間非線性數學模型如下 v c t 1 C i t 8 v c o t w v c o free K v c o R i t v c t displaystyle begin aligned dot v c t tfrac 1 C i t quad dot theta vco t omega vco text free K vco Ri t v c t end aligned nbsp 其中有以下的不連續分段常數非線性 i t i i t 8 r e f t 8 v c o t displaystyle i t i big i t theta ref t theta vco t big nbsp 初始條件為 v c 0 8 v c o 0 displaystyle big v c 0 theta vco 0 big nbsp 此模型是非線性 非自主式 不連續的開關系統 二階CP PLL的離散時間非線性模型 编辑 nbsp 在時間區間內的PFD動態假設參考信號頻率為常數 8 r e f t w r e f t t T r e f displaystyle theta ref t omega ref t frac t T ref nbsp 其中T r e f displaystyle T ref nbsp w r e f displaystyle omega ref nbsp 和8 r e f t displaystyle theta ref t nbsp 是參考資料的週期 頻率和相位 令t 0 0 displaystyle t 0 0 nbsp 這表示t 0 m i d d l e displaystyle t 0 rm middle nbsp 是第一個PFD輸出為0的時間 若i 0 0 displaystyle i 0 0 nbsp 則t 0 m i d d l e 0 displaystyle t 0 rm middle 0 nbsp 且t 1 displaystyle t 1 nbsp 是VCO或參考信號的第一個下降緣 其且 可以定義對應的遞減數列 t k displaystyle t k nbsp t k m i d d l e displaystyle t k rm middle nbsp 其中k 0 1 2 displaystyle k 0 1 2 nbsp 令t k lt t k m i d d l e displaystyle t k lt t k rm middle nbsp 則在t t k t k m i d d l e displaystyle t in t k t k rm middle nbsp 時 sign i t displaystyle text sign i t nbsp 是非零的常數 1 displaystyle pm 1 nbsp 令t k displaystyle tau k nbsp 為PFD脈波寬度 PFD輸出為非零長度的時間區間 乘以PFD輸出的正負號 t k t k m i d d l e t k sign i t displaystyle tau k t k rm middle t k text sign i t nbsp for t t k t k m i d d l e displaystyle t in t k t k rm middle nbsp t k 0 displaystyle tau k 0 nbsp for t k t k m i d d l e displaystyle t k t k rm middle nbsp 若VCO的下降緣在參考信號的下降緣之前 則t k lt 0 displaystyle tau k lt 0 nbsp 反之 可得t k gt 0 displaystyle tau k gt 0 nbsp t k displaystyle tau k nbsp 可以看出二個信號下降緣的先後順序 在 t k m i d d l e t k 1 displaystyle t k rm middle t k 1 nbsp 區間內 PFD輸出為零 PFD i t 0 displaystyle i t equiv 0 nbsp v F t v k displaystyle v F t equiv v k nbsp for t t k m i d d l e t k 1 displaystyle t in t k rm middle t k 1 nbsp 將 t k v k displaystyle tau k v k nbsp 變成下式的變數變換 8 p k t k T r e f u k T r e f w v c o free K v c o v k 1 displaystyle p k frac tau k T rm ref u k T rm ref omega rm vco text free K rm vco v k 1 nbsp 可以讓參數減至二個 a K v c o I p T r e f R b K v c o I p T r e f 2 2 C displaystyle alpha K rm vco I p T rm ref R beta frac K rm vco I p T rm ref 2 2C nbsp 此處p k displaystyle p k nbsp 是正規化的相位偏移 u k 1 displaystyle u k 1 nbsp 是VCO頻率 w v c o free K v c o v k displaystyle omega rm vco text free K rm vco v k nbsp 相對於參考頻率1 T r e f displaystyle frac 1 T rm ref nbsp 的比例 最後 不考慮VCO過載的二階CP PLL離散時間模型如下 4 6 u k 1 u k 2 b p k 1 p k 1 u k a 1 u k a 1 2 4 b c k 2 b for p k 0 c k 0 1 u k 1 1 p k mod 1 for p k 0 c k gt 0 l k 1 for p k lt 0 l k 1 u k a 1 u k a 1 2 4 b d k 2 b for p k lt 0 l k gt 1 displaystyle begin aligned amp u k 1 u k 2 beta p k 1 amp p k 1 begin cases frac u k alpha 1 sqrt u k alpha 1 2 4 beta c k 2 beta quad text for p k geq 0 quad c k leq 0 frac 1 u k 1 1 p k text mod 1 quad text for p k geq 0 quad c k gt 0 l k 1 quad text for p k lt 0 quad l k leq 1 frac u k alpha 1 sqrt u k alpha 1 2 4 beta d k 2 beta quad text for p k lt 0 quad l k gt 1 end cases end aligned nbsp 其中 c k 1 p k mod 1 u k 1 1 S l k u k a 1 p k b p k 2 l k 1 S l k mod 1 u k 1 d k S l k mod 1 u k displaystyle begin aligned c k 1 p k text mod 1 u k 1 1 S l k u k alpha 1 p k beta p k 2 l k frac 1 S l k text mod 1 u k 1 d k S l k text mod 1 u k end aligned nbsp 此離散時間模型只在 u k 0 p k 0 displaystyle u k 0 p k 0 nbsp 有一個穩態 可以估計hold in範圍和捕獲範圍 6 若VCO過載 也就是8 v c o t displaystyle dot theta rm vco t nbsp 為零 或者是以下的式子 p k gt 0 u k lt 2 b p k 1 displaystyle p k gt 0 u k lt 2 beta p k 1 nbsp 或 p k lt 0 u k lt a 1 displaystyle p k lt 0 u k lt alpha 1 nbsp 則需要考慮額外的CP PLL動態特性 5 針對任何參數 只要VCO和參考信號的頻率差夠大 就會使VCO過載 在實務上 需避免VCO的過載 高階CP PLL的非線性模型 编辑 高階CP PLL非線性模型推導和超越方程有關 無法求得解析解 需要用近似的方式計算 9 參考資料 编辑 USA US3714463A Jon M Laune Digital frequency and or phase detector charge pump 发表于1973 01 30 2 0 2 1 2 2 2 3 F Gardner Charge pump phase lock loops IEEE Transactions on Communications 1980 28 11 1849 1858 Bibcode 1980ITCom 28 1849G doi 10 1109 TCOM 1980 1094619 M van Paemel Analysis of a charge pump pll A new model IEEE Transactions on Communications 1994 42 7 2490 2498 doi 10 1109 26 297861 4 0 4 1 N Kuznetsov M Yuldashev R Yuldashev M Blagov E Kudryashova O Kuznetsova and T Mokaev Comments on van Paemel s mathematical model of charge pump phase locked loop PDF Differential Equations and Control Processes 2019 1 109 120 2021 06 16 原始内容 PDF 存档于2022 01 20 5 0 5 1 N Kuznetsov M Yuldashev R Yuldashev M Blagov E Kudryashova O Kuznetsova T Mokaev Charge pump phase locked loop with phase frequency detector closed form mathematical model 1901 1468 2020 arXiv 1901 01468 nbsp 6 0 6 1 6 2 N V Kuznetsov A S Matveev M V Yuldashev R V Yuldashev Nonlinear analysis of charge pump phase locked loop the hold in and pull in ranges IFAC World Congress 2020 arXiv 2005 00864 nbsp Fahim Amr M Clock Generators for SOC Processors Circuits and Architecture Boston Dordrecht London Kluwer Academic Publishers 2005 P Curran C Bi and O Feely Dynamics of charge pump phase locked loops International Journal of Circuit Theory and Applications 2013 41 11 1109 1135 doi 10 1002 cta 1814 C Hedayat A Hachem Y Leduc and G Benbassat Modeling and characterization of the 3rd order charge pump PLL a fully event driven approach Analog Integrated Circuits and Signal Processing 1999 19 1 25 45 S2CID 58204942 doi 10 1023 A 1008326315191 取自 https zh wikipedia org w index php title 電荷泵鎖相迴路 amp oldid 72959435, 维基百科,wiki,书籍,书籍,图书馆,

文章

,阅读,下载,免费,免费下载,mp3,视频,mp4,3gp, jpg,jpeg,gif,png,图片,音乐,歌曲,电影,书籍,游戏,游戏。