维基百科
时序收敛, 英語, timing, closure, 是现场可编程逻辑门阵列, 特殊應用積體電路等集成电路设计过程中, 调整, 修改设计, 从而使得所设计的电路满足时序要求的过程, 为了完成上述过程, 工程师常常需要在电子设计自动化工具辅助下工作, 一词有时也用于表达这些要求最终被满足的状态, 外部链接, 编辑physicaltimingclosure, this, article, derived, from, document, timing, closure, 页面存档备份, 存于互联网档案馆, alessa. 时序收敛 英語 Timing closure 是现场可编程逻辑门阵列 特殊應用積體電路等集成电路设计过程中 调整 修改设计 从而使得所设计的电路满足时序要求的过程 为了完成上述过程 工程师常常需要在电子设计自动化工具辅助下工作 时序收敛 一词有时也用于表达这些要求最终被满足的状态 外部链接 编辑PhysicalTimingClosure Com This article is derived from the document Timing closure 页面存档备份 存于互联网档案馆 by Alessandro Uber 相关条目 编辑设计收敛 取自 https zh wikipedia org w index php title 时序收敛 amp oldid 69245767, 维基百科，wiki，书籍，书籍，图书馆，