维基百科
verilogcsp, 在集成电路设计中, 是verilog硬件描述语言的一个宏, 目的是为了支持通信顺序进程, 这个宏可以用来进行同步数字电路的设计, 还可以描述非线性流水线结构高级别通道的时间属性, 正向或负向的时间延迟, 最小循环时间等, 外部链接, 编辑, homepage, 取自, https, wikipedia, index, title, oldid, 57101442, verilogcsp 在集成电路设计中 是verilog硬件描述语言的一个宏 目的是为了支持通信顺序进程 csp 这个宏可以用来. 在集成电路设计中 VerilogCSP是Verilog硬件描述语言的一个宏 目的是为了支持通信顺序进程 CSP 这个宏可以用来进行同步数字电路的设计 VerilogCSP还可以描述非线性流水线结构高级别通道的时间属性 正向或负向的时间延迟 最小循环时间等 外部链接 编辑VerilogCSP Homepage 取自 https zh wikipedia org w index php title VerilogCSP amp oldid 57101442, 维基百科，wiki，书籍，书籍，图书馆，