^Scheduling semantics are specified in the Verilog/AMS Language Reference Manual, section 8.
外部链接
I. Miller and T. Cassagnes, "Verilog-AMS Eases Mixed Mode Signal Simulation," Technical Proceedings of the 2000 International Conference on Modeling and Simulation of Microsystems, pp. 305-308, Available:
一般的资料
The Designer's Guide Community, Verilog-A/MS （页面存档备份，存于互联网档案馆） — Examples of models written in Verilog-AMS]
verilog, 是verilog硬件描述语言的一个衍生, 它包含了模拟和混合信号扩展模块, 以实现对于模拟电路和混合信号系统行为的描述, 它扩展了verilog, systemverilog等的事件驱动仿真器的回路, 通过使用一个连续时间仿真器, 可以在模拟域, analog, domain, 上求解微分方程, 模拟事件可以触发数字行为, 反之亦可, 目录, 参考文献, 外部链接, 一般的资料, 开源资料参考文献, 编辑, scheduling, semantics, specified, verilog, la. Verilog AMS是Verilog硬件描述语言的一个衍生 它包含了模拟和混合信号扩展模块 以实现对于模拟电路和混合信号系统行为的描述 它扩展了Verilog SystemVerilog等的事件驱动仿真器的回路 通过使用一个连续时间仿真器 可以在模拟域 analog domain 上求解微分方程 模拟事件可以触发数字行为 反之亦可 1 目录 1 参考文献 2 外部链接 2 1 一般的资料 2 2 开源资料参考文献 编辑 Scheduling semantics are specified in the Verilog AMS Language Reference Manual section 8 外部链接 编辑I Miller and T Cassagnes Verilog AMS Eases Mixed Mode Signal Simulation Technical Proceedings of the 2000 International Conference on Modeling and Simulation of Microsystems pp 305 308 Available https web archive org web 20070927051749 http www nsti org publ MSM2000 T31 01 pdf一般的资料 编辑 Accellera Verilog Analog Mixed Signal Group verilog ams com The Designer s Guide Community Verilog A MS 页面存档备份 存于互联网档案馆 Examples of models written in Verilog AMS EDA ORG AMS Wiki 页面存档备份 存于互联网档案馆 Issues future development SystemVerilog integration开源资料 编辑 OpenVAMS a Open Source VerilogAMS 1 3 Parser with internal VPI like representation 页面存档备份 存于互联网档案馆 V2000 project Verilog AMS parser amp elaborator 页面存档备份 存于互联网档案馆 取自 https zh wikipedia org w index php title Verilog AMS amp oldid 71698328, 维基百科，wiki，书籍，书籍，图书馆，
