fbpx
维基百科

DDR5 SDRAM

第五代雙倍資料率同步動態隨機存取記憶體(英語:double data rate fifth-generation synchronous dynamic random-access memory,縮寫DDR5 SDRAM)是一種高頻寬電腦記憶體規格。它屬於SDRAM家族的記憶體產品。

DDR5 SDRAM
16 GiB DDR5-4800 1.1 V UDIMM 内存
研發商JEDEC
类型SDRAM
产品世代5代
发布日期2020年7月14日[1]
前代機種DDR4 SDRAM

英特爾公司Geof Findley稱,JEDEC計畫在2016年發佈DDR5 SDRAM規範,該種記憶體將在2020年向終端使用者提供。截至2017年2月,JEDEC部分規範信息已經公开。[2][3][4]而2017年4月的新聞顯示,JEDEC宣布將在當年6月公布更多信息,DDR5設計規範將於次年出爐[5]

2018年11月,SK海力士宣布研發完成,預計2020年量產。[6] 2021年,十銓率先上市DDR5 4800 16X2套件記憶體。

内存芯片

虽然前几代SDRAM允许使用由内存芯片和无源布线(加上小型串行检测ROM)组成的无缓冲 DIMM,但 DDR5 DIMM 需要额外的缓冲电路,使得 DIMM 的接口不同于 RAM 芯片本身的接口。

DDR5 LRDIMM 使用 12V 电压,UDIMM 使用 5V 电压。DDR5 DIMM 仅提供 3.3 V 的管理接口电源,[7]并使用板载电路(电源管理集成电路和相关的组件)转换为内存芯片所需的较低电压。接近使用点的最终电压调节可提供更稳定的电源,并反映了 CPU 稳压器的发展。

与 DDR4 不同,所有 DDR5 芯片都具有芯片内ECC,在将数据发送到 CPU 之前检测并纠正错误。但是,这与内存模块上带有额外数据校正芯片的真正ECC 内存不同。DDR5 的纠错是为了提高可靠性并允许使用更密集的 RAM 芯片,从而降低每个芯片的缺陷率。但请注意,DDR5 DIMM 仍有 ECC 变体。该变体有额外的电路到 CPU 以发送错误检测数据,让 CPU 检测和纠正传输过程中发生的错误。[8]

每条 DIMM 内存都有两个独立的通道。虽然早期的 SDRAM 有一条 CA(命令/地址)总线控制 64 条(用于非 ECC)或 72 条(用于 ECC)数据线,但在 DDR5 DIMM 时则由两条 CA 总线控制:32 条(非 ECC)或 40 条(ECC)数据每条线,总共 64 或 80 条数据线。该总线宽度乘以两倍的最小突发长度(16 字节)保留了 64 字节的最小访问大小,这与 x86 微处理器使用的高速缓存行大小相匹配。

參考資料

  1. ^ Smith, Ryan. . AnandTech. 2020-07-14 [2020-07-15]. (原始内容存档于2021-04-05). 
  2. ^ JEDEC Memory Workshops: DDR5, NVDIMM-P, DRAM Tutorial. JEDEC. [2017-03-30]. (原始内容于2017-03-16) (英语). 
  3. ^ DDR5記憶體終於殺到!一個悲凉英雄. 快科技. [2017-02-13]. (原始内容于2017-02-14) (中文(中国大陆)). 
  4. ^ DDR5記憶體詳细規格公布:2020年普及!. 快科技. [2017-02-13]. (原始内容于2017-02-14) (中文(中国大陆)). 
  5. ^ JEDEC:比DDR4快兩倍的DDR5將在明年底定. iThome. 2017-04-03 [2017-09-22]. (原始内容于2017-09-22) (中文(臺灣)). 
  6. ^ SK 海力士發表次代記憶體 DDR5,滿足大數據、AI 需求. TechNews 科技新報. [2019-04-25]. (原始内容于2019-04-25) (中文(臺灣)). 
  7. ^ (PDF). web.archive.org. [2022-07-29]. 原始内容存档于2021-10-29. 
  8. ^ Why DDR5 does NOT have ECC (by default), [2022-07-29], (原始内容于2022-07-29) (中文(中国大陆)) 

ddr5, sdram, 此條目介紹的是記憶體, 关于gddr5顯示記憶體, 请见, gddr5, 关于第5代行動型ddr記憶體, 请见, mobile, lpddr5, 此條目可参照英語維基百科相應條目来扩充, 若您熟悉来源语言和主题, 请协助参考外语维基百科扩充条目, 请勿直接提交机械翻译, 也不要翻译不可靠, 低品质内容, 依版权协议, 译文需在编辑摘要注明来源, 或于讨论页顶部标记, href, template, translated, page, html, title, template, trans. 此條目介紹的是DDR5 SDRAM記憶體 关于GDDR5顯示記憶體 请见 GDDR5 关于第5代行動型DDR記憶體 请见 Mobile DDR LPDDR5 此條目可参照英語維基百科相應條目来扩充 若您熟悉来源语言和主题 请协助参考外语维基百科扩充条目 请勿直接提交机械翻译 也不要翻译不可靠 低品质内容 依版权协议 译文需在编辑摘要注明来源 或于讨论页顶部标记 a href Template Translated page html title Template Translated page Translated page a 标签 第五代雙倍資料率同步動態隨機存取記憶體 英語 double data rate fifth generation synchronous dynamic random access memory 縮寫DDR5 SDRAM 是一種高頻寬電腦記憶體規格 它屬於SDRAM家族的記憶體產品 DDR5 SDRAM16 GiB DDR5 4800 1 1 V UDIMM 内存研發商JEDEC类型SDRAM产品世代5代发布日期2020年7月14日 1 前代機種DDR4 SDRAM据英特爾公司Geof Findley稱 JEDEC計畫在2016年發佈DDR5 SDRAM規範 該種記憶體將在2020年向終端使用者提供 截至2017年2月 JEDEC部分規範信息已經公开 2 3 4 而2017年4月的新聞顯示 JEDEC宣布將在當年6月公布更多信息 DDR5設計規範將於次年出爐 5 2018年11月 SK海力士宣布研發完成 預計2020年量產 6 2021年 十銓率先上市DDR5 4800 16X2套件記憶體 内存芯片 编辑虽然前几代SDRAM允许使用由内存芯片和无源布线 加上小型串行检测ROM 组成的无缓冲 DIMM 但 DDR5 DIMM 需要额外的缓冲电路 使得 DIMM 的接口不同于 RAM 芯片本身的接口 DDR5 LRDIMM 使用 12V 电压 UDIMM 使用 5V 电压 DDR5 DIMM 仅提供 3 3 V 的管理接口电源 7 并使用板载电路 电源管理集成电路和相关的组件 转换为内存芯片所需的较低电压 接近使用点的最终电压调节可提供更稳定的电源 并反映了 CPU 稳压器的发展 与 DDR4 不同 所有 DDR5 芯片都具有芯片内ECC 在将数据发送到 CPU 之前检测并纠正错误 但是 这与内存模块上带有额外数据校正芯片的真正ECC 内存不同 DDR5 的纠错是为了提高可靠性并允许使用更密集的 RAM 芯片 从而降低每个芯片的缺陷率 但请注意 DDR5 DIMM 仍有 ECC 变体 该变体有额外的电路到 CPU 以发送错误检测数据 让 CPU 检测和纠正传输过程中发生的错误 8 每条 DIMM 内存都有两个独立的通道 虽然早期的 SDRAM 有一条 CA 命令 地址 总线控制 64 条 用于非 ECC 或 72 条 用于 ECC 数据线 但在 DDR5 DIMM 时则由两条 CA 总线控制 32 条 非 ECC 或 40 条 ECC 数据每条线 总共 64 或 80 条数据线 该总线宽度乘以两倍的最小突发长度 16 字节 保留了 64 字节的最小访问大小 这与 x86 微处理器使用的高速缓存行大小相匹配 參考資料 编辑 Smith Ryan DDR5 Memory Specification Released Setting the Stage for DDR5 6400 And Beyond AnandTech 2020 07 14 2020 07 15 原始内容存档于2021 04 05 JEDEC Memory Workshops DDR5 NVDIMM P DRAM Tutorial JEDEC 2017 03 30 原始内容存档于2017 03 16 英语 DDR5記憶體終於殺到 一個悲凉英雄 快科技 2017 02 13 原始内容存档于2017 02 14 中文 中国大陆 DDR5記憶體詳细規格公布 2020年普及 快科技 2017 02 13 原始内容存档于2017 02 14 中文 中国大陆 JEDEC 比DDR4快兩倍的DDR5將在明年底定 iThome 2017 04 03 2017 09 22 原始内容存档于2017 09 22 中文 臺灣 SK 海力士發表次代記憶體 DDR5 滿足大數據 AI 需求 TechNews 科技新報 2019 04 25 原始内容存档于2019 04 25 中文 臺灣 Wayback Machine PDF web archive org 2022 07 29 原始内容存档于2021 10 29 Why DDR5 does NOT have ECC by default 2022 07 29 原始内容存档于2022 07 29 中文 中国大陆 取自 https zh wikipedia org w index php title DDR5 SDRAM amp oldid 73100924, 维基百科,wiki,书籍,书籍,图书馆,

文章

,阅读,下载,免费,免费下载,mp3,视频,mp4,3gp, jpg,jpeg,gif,png,图片,音乐,歌曲,电影,书籍,游戏,游戏。