第三代雙倍資料率同步動態隨機存取記憶體 （Double-Data-Rate Three Synchronous Dynamic Random Access Memory，一般稱為DDR3 SDRAM），是一種電腦記憶體 規格。它屬於SDRAM 家族的記憶體產品，提供相較於DDR2 SDRAM 更高的運行效能與更低的電壓，是DDR2 SDRAM（四倍資料率同步動態隨機存取記憶體）的後繼者（增加至八倍）。
DDR3 SDRAM技術概論
筆記型電腦用SO-DIMM DDR3 1333MHz
DDR3 SDRAM為了更省電、傳輸效率更快，使用SSTL 15的I/O 介面，運作I/O電壓是1.5V，採用CSP 、FBGA封裝方式包裝，除了延續DDR2 SDRAM的ODT 、OCD 、Posted CAS、AL 控制方式外，另外新增更為精進的CWD、Reset 、ZQ、SRT 、PASR功能。
CWD是作為寫入延遲之用，Reset提供超省電功能的命令，可以讓DDR3 SDRAM記憶體顆粒電路停止運作、進入超省電待命 模式，ZQ則是一個新增的終端電阻 校準功能，新增這個線路腳位提供了ODCE（On Die Calibration Engine）用來校準ODT（On Die Termination）內部終端電阻，新增SRT（Self-Reflash Temperature）可程式化溫度控制記憶體時脈 功能，SRT的加入讓記憶體顆粒在溫度、時脈和電源管理上進行優化 ，可以說在記憶體內，就做了電源管理的功能，同時讓記憶體顆粒的穩定度也大為提升，確保記憶體顆粒不致於工作時脈過高導致燒毀的狀況，同時DDR3 SDRAM還加入PASR（Partial Array Self-Refresh）局部Bank刷新的功能，可以說針對整個記憶體Bank做更有效的資料讀寫以達到省電功效。
與DDR2的不同之處 邏輯Bank數量，DDR2 SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量晶片 的需求。而DDR3將從2GB 容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好準備。 封裝（Packages），DDR3由於新增一些功能，所以在引腳方面會有所增加，8bit晶片採用78球FBGA封裝，16bit晶片採用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規格。並且DDR3必須是環保封裝，不能含有任何有害物質。 突發長度（BL，Burst Length），由於DDR3的預取為8bit，所以突發傳輸週期（BL，Burst Length）也固定為8，而對於DDR2和早期的DDR架構的系統，BL=4也是常用的，DDR3為此增加一個4-bit Burst Chop（突發突變）模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數據突發傳輸，屆時可透過A12位址線來控制這一突發模式。而且需要指出的是，任何突發中斷操作都將在DDR3記憶體中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。 尋址時序（Timing），就像DDR2從DDR轉變而來後延遲週期數增加一樣，DDR3的CL週期也將比DDR2有所提升。DDR2的CL範圍一般在2至6之間，而DDR3則在6至11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0至4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加一個時序參數──寫入延遲（CWD），這一參數將根據具體的工作頻率而定。 新增功能──重置（Reset），重置是DDR3新增的一項重要功能，並為此專門準備一個引腳。DRAM 業界很早以前就要求增加這一功能，如今終於在DDR3身上實現。這一引腳將使DDR3的初始化處理變得簡單。當重置命令有效時，DDR3記憶體將停止所有的操作，並切換至最少量活動的狀態，以節約電力。在重置期間，DDR3記憶體將關閉內在的大部分功能，所有數據接收與發送器都將關閉、所有內部的程式裝置將復位，DLL（延遲鎖相環路）與時鐘電路將停止工作，而且不理睬數據匯流排上的任何動靜。這樣一來，將使DDR3達到最節省電力的目的。 新增功能──ZQ校準，ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆 的低公差參考電阻。這個引腳透過一個命令集，經由片上校準引擎（ODCE，On-Die Calibration Engine）來自動校驗數據輸出驅動器導通電阻與終結電阻器（ODT，On-Die Termination）的終結電阻值。當系統發出這一指令之後，將用相對應的時鐘週期（在加電與初始化之後用512個時鐘週期，在退出自刷新操作後用256個時鐘週期、在其他情況下用64個時鐘週期）對導通電阻和ODT電阻進行重新校準。
JEDEC 標準模組 標準名稱 I/O总线时钟(MHz ) 週期(ns ) 内存时钟(MHz) 數據速率(MT/s) 傳輸方式 模組名稱 極限傳輸率(GB /s) 位元寬(位元 ) DDR3-800 400 10 100 800 並列傳輸 PC3-6400 6.4 64 DDR3-1066 533 1 3 {\displaystyle {\tfrac {1}{3}}} 7 1 2 {\displaystyle {\tfrac {1}{2}}} 133 1 3 {\displaystyle {\tfrac {1}{3}}} 1066 2 3 {\displaystyle {\tfrac {2}{3}}} PC3-8500 8 8 15 {\displaystyle {\tfrac {8}{15}}} DDR3-1333 666 2 3 {\displaystyle {\tfrac {2}{3}}} 6 166 2 3 {\displaystyle {\tfrac {2}{3}}} 1333 1 3 {\displaystyle {\tfrac {1}{3}}} PC3-10600 10 2 3 {\displaystyle {\tfrac {2}{3}}} DDR3-1600 800 5 200 1600 PC3-12800 12.8 DDR3-1866 933 1 3 {\displaystyle {\tfrac {1}{3}}} 4 2 7 {\displaystyle {\tfrac {2}{7}}} 233 1 3 {\displaystyle {\tfrac {1}{3}}} 1866 2 3 {\displaystyle {\tfrac {2}{3}}} PC3-14900 14 14 15 {\displaystyle {\tfrac {14}{15}}} DDR3-2133 1066 2 3 {\displaystyle {\tfrac {2}{3}}} 3 3 4 {\displaystyle {\tfrac {3}{4}}} 266 2 3 {\displaystyle {\tfrac {2}{3}}} 2133 1 3 {\displaystyle {\tfrac {1}{3}}} PC3-17000 17 1 15 {\displaystyle {\tfrac {1}{15}}} DDR3-2400 1200 300 2400 PC3-19200 19.2 DDR3-2666 1333 1 3 {\displaystyle {\tfrac {1}{3}}} 333 1 3 {\displaystyle {\tfrac {1}{3}}} 2666 2 3 {\displaystyle {\tfrac {2}{3}}} PC3-21333 21 1 3 {\displaystyle {\tfrac {1}{3}}}
DDR3 SDRAM在記憶體模組 上，針對桌上型電腦 開發出240pin DIMM模組、在筆記型電腦 則是204pin SO-DIMM，更高的運作時脈還有DDR3-1800、DDR3-2000、DDR3-2133和DDR3-2200四種。
SPD芯片 所有基于JEDEC规范的DDR3内存模组都会配备SPD（serial presence detect）芯片，该芯片EEPROM存储于SMbus之上，其中包括内存模组将提供给系统的容量以及模组特征信息，包括电压，因此系统就能够借此固件信息兼容支持最新的DDR3L内存模组。
DDR3L 2010年7月26日，JEDEC發佈DDR3L標準。[1]
DDR3的電壓為1.5V，而DDR3L的電壓為1.35V，記憶體模組上會標記為PC3L。DDR3U的電壓為1.25V，標記為PC3U。低電壓RAM的用電量較少，但性能会弱于标压DDR3，主要用於手提電腦 和Skylake微架構 與更新的CPU。
DDR3L内存的SPD芯片里包含支持电压的数据，可根据主板内存插槽的支持自适应1.5V或者1.35V的工作电压。理论上2011年发布的Sandy Bridge 与2010年发布的Calpella平台的1.5V内存插槽也能识别支持DDR3L内存条。但是，只有在2012年发布的Ivy Bridge 或2013年发布的Haswell 平台上，DDR3L内存条才能工作于1.35V电压。[2]
參見
參考資料 ^ Specification Will Encourage Lower Power Consumption for Countless Consumer Electronics, Networking and Computer Products. [2013-08-26 ] . （原始内容于2014-06-02）. ^ Haswell 碰上DDR3L新本内存升级有门道. [2017-04-12 ] . （原始内容于2017-04-13）.
ddr3, sdram, 第三代雙倍資料率同步動態隨機存取記憶體, double, data, rate, three, synchronous, dynamic, random, access, memory, 一般稱為, 是一種電腦記憶體規格, 它屬於sdram家族的記憶體產品, 提供相較於ddr2, sdram更高的運行效能與更低的電壓, 是ddr2, sdram, 四倍資料率同步動態隨機存取記憶體, 的後繼者, 增加至八倍, 类型sdram发布日期2007年, 2007, 前代機種ddr2, sdram後繼. 第三代雙倍資料率同步動態隨機存取記憶體 Double Data Rate Three Synchronous Dynamic Random Access Memory 一般稱為DDR3 SDRAM 是一種電腦記憶體規格 它屬於SDRAM家族的記憶體產品 提供相較於DDR2 SDRAM更高的運行效能與更低的電壓 是DDR2 SDRAM 四倍資料率同步動態隨機存取記憶體 的後繼者 增加至八倍 DDR3 SDRAM类型SDRAM发布日期2007年 2007 前代機種DDR2 SDRAM後繼機種DDR4 SDRAM 此條目介紹的是DDR3 SDRAM記憶體 关于GDDR3顯示記憶體 请见 GDDR3 关于第3代行動型DDR記憶體 请见 Mobile DDR LPDDR3 目录 1 DDR3 SDRAM技術概論 2 JEDEC 標準模組 3 SPD芯片 4 DDR3L 5 參見 6 參考資料DDR3 SDRAM技術概論 编辑 4條G SKILL牌DDR3 筆記型電腦用SO DIMM DDR3 1333MHz DDR3 SDRAM為了更省電 傳輸效率更快 使用SSTL 15的I O介面 運作I O電壓是1 5V 採用CSP FBGA封裝方式包裝 除了延續DDR2 SDRAM的ODT OCD Posted CAS AL控制方式外 另外新增更為精進的CWD Reset ZQ SRT PASR功能 CWD是作為寫入延遲之用 Reset提供超省電功能的命令 可以讓DDR3 SDRAM記憶體顆粒電路停止運作 進入超省電待命模式 ZQ則是一個新增的終端電阻校準功能 新增這個線路腳位提供了ODCE On Die Calibration Engine 用來校準ODT On Die Termination 內部終端電阻 新增SRT Self Reflash Temperature 可程式化溫度控制記憶體時脈功能 SRT的加入讓記憶體顆粒在溫度 時脈和電源管理上進行優化 可以說在記憶體內 就做了電源管理的功能 同時讓記憶體顆粒的穩定度也大為提升 確保記憶體顆粒不致於工作時脈過高導致燒毀的狀況 同時DDR3 SDRAM還加入PASR Partial Array Self Refresh 局部Bank刷新的功能 可以說針對整個記憶體Bank做更有效的資料讀寫以達到省電功效 與DDR2的不同之處邏輯Bank數量 DDR2 SDRAM中有4Bank和8Bank的設計 目的就是為了應對未來大容量晶片的需求 而DDR3將從2GB容量起步 因此起始的邏輯Bank就是8個 另外還為未來的16個邏輯Bank做好準備 封裝 Packages DDR3由於新增一些功能 所以在引腳方面會有所增加 8bit晶片採用78球FBGA封裝 16bit晶片採用96球FBGA封裝 而DDR2則有60 68 84球FBGA封裝三種規格 並且DDR3必須是環保封裝 不能含有任何有害物質 突發長度 BL Burst Length 由於DDR3的預取為8bit 所以突發傳輸週期 BL Burst Length 也固定為8 而對於DDR2和早期的DDR架構的系統 BL 4也是常用的 DDR3為此增加一個4 bit Burst Chop 突發突變 模式 即由一個BL 4的讀取操作加上一個BL 4的寫入操作來合成一個BL 8的數據突發傳輸 屆時可透過A12位址線來控制這一突發模式 而且需要指出的是 任何突發中斷操作都將在DDR3記憶體中予以禁止 且不予支持 取而代之的是更靈活的突發傳輸控制 如4bit順序突發 尋址時序 Timing 就像DDR2從DDR轉變而來後延遲週期數增加一樣 DDR3的CL週期也將比DDR2有所提升 DDR2的CL範圍一般在2至6之間 而DDR3則在6至11之間 且附加延遲 AL 的設計也有所變化 DDR2時AL的範圍是0至4 而DDR3時AL有三種選項 分別是0 CL 1和CL 2 另外 DDR3還新增加一個時序參數 寫入延遲 CWD 這一參數將根據具體的工作頻率而定 新增功能 重置 Reset 重置是DDR3新增的一項重要功能 並為此專門準備一個引腳 DRAM業界很早以前就要求增加這一功能 如今終於在DDR3身上實現 這一引腳將使DDR3的初始化處理變得簡單 當重置命令有效時 DDR3記憶體將停止所有的操作 並切換至最少量活動的狀態 以節約電力 在重置期間 DDR3記憶體將關閉內在的大部分功能 所有數據接收與發送器都將關閉 所有內部的程式裝置將復位 DLL 延遲鎖相環路 與時鐘電路將停止工作 而且不理睬數據匯流排上的任何動靜 這樣一來 將使DDR3達到最節省電力的目的 新增功能 ZQ校準 ZQ也是一個新增的腳 在這個引腳上接有一個240歐姆的低公差參考電阻 這個引腳透過一個命令集 經由片上校準引擎 ODCE On Die Calibration Engine 來自動校驗數據輸出驅動器導通電阻與終結電阻器 ODT On Die Termination 的終結電阻值 當系統發出這一指令之後 將用相對應的時鐘週期 在加電與初始化之後用512個時鐘週期 在退出自刷新操作後用256個時鐘週期 在其他情況下用64個時鐘週期 對導通電阻和ODT電阻進行重新校準 JEDEC 標準模組 编辑標準名稱 I O总线时钟 MHz 週期 ns 内存时钟 MHz 數據速率 MT s 傳輸方式 模組名稱 極限傳輸率 GB s 位元寬 位元 DDR3 800 400 10 100 800 並列傳輸 PC3 6400 6 4 64DDR3 1066 5331 3 displaystyle tfrac 1 3 71 2 displaystyle tfrac 1 2 1331 3 displaystyle tfrac 1 3 10662 3 displaystyle tfrac 2 3 PC3 8500 88 15 displaystyle tfrac 8 15 DDR3 1333 6662 3 displaystyle tfrac 2 3 6 1662 3 displaystyle tfrac 2 3 13331 3 displaystyle tfrac 1 3 PC3 10600 102 3 displaystyle tfrac 2 3 DDR3 1600 800 5 200 1600 PC3 12800 12 8DDR3 1866 9331 3 displaystyle tfrac 1 3 42 7 displaystyle tfrac 2 7 2331 3 displaystyle tfrac 1 3 18662 3 displaystyle tfrac 2 3 PC3 14900 1414 15 displaystyle tfrac 14 15 DDR3 2133 10662 3 displaystyle tfrac 2 3 33 4 displaystyle tfrac 3 4 2662 3 displaystyle tfrac 2 3 21331 3 displaystyle tfrac 1 3 PC3 17000 171 15 displaystyle tfrac 1 15 DDR3 2400 1200 300 2400 PC3 19200 19 2DDR3 2666 13331 3 displaystyle tfrac 1 3 3331 3 displaystyle tfrac 1 3 26662 3 displaystyle tfrac 2 3 PC3 21333 211 3 displaystyle tfrac 1 3 DDR3 SDRAM在記憶體模組上 針對桌上型電腦開發出240pin DIMM模組 在筆記型電腦則是204pin SO DIMM 更高的運作時脈還有DDR3 1800 DDR3 2000 DDR3 2133和DDR3 2200四種 SPD芯片 编辑所有基于JEDEC规范的DDR3内存模组都会配备SPD serial presence detect 芯片 该芯片EEPROM存储于SMbus之上 其中包括内存模组将提供给系统的容量以及模组特征信息 包括电压 因此系统就能够借此固件信息兼容支持最新的DDR3L内存模组 DDR3L 编辑2010年7月26日 JEDEC發佈DDR3L標準 1 DDR3的電壓為1 5V 而DDR3L的電壓為1 35V 記憶體模組上會標記為PC3L DDR3U的電壓為1 25V 標記為PC3U 低電壓RAM的用電量較少 但性能会弱于标压DDR3 主要用於手提電腦和Skylake微架構與更新的CPU DDR3L内存的SPD芯片里包含支持电压的数据 可根据主板内存插槽的支持自适应1 5V或者1 35V的工作电压 理论上2011年发布的Sandy Bridge与2010年发布的Calpella平台的1 5V内存插槽也能识别支持DDR3L内存条 但是 只有在2012年发布的Ivy Bridge或2013年发布的Haswell平台上 DDR3L内存条才能工作于1 35V电压 2 參見 编辑SDR SDRAM DDR SDRAM DDR2 SDRAM DDR4 SDRAM RDRAM 雙通道參考資料 编辑 Specification Will Encourage Lower Power Consumption for Countless Consumer Electronics Networking and Computer Products 2013 08 26 原始内容存档于2014 06 02 Haswell 碰上DDR3L新本内存升级有门道 2017 04 12 原始内容存档于2017 04 13 取自 https zh wikipedia org w index php title DDR3 SDRAM amp oldid 71103024, 维基百科，wiki ，书籍，书籍，图书馆，
文章 ，阅读，下载，免费，免费下载，mp3，视频，mp4，3gp， jpg，jpeg，gif，png，图片，音乐，歌曲，电影，书籍，游戏，游戏。