时钟门控（英語：Clock gating）是一种在同步时序逻辑电路的一种定時器訊號技术，可以降低芯片功耗。时钟门控通过在电路中增加额外的逻辑单元、优化时钟树结构来节省电能。[1]
可以通过以下几种方式在设计中添加时钟门控逻辑：
- 通过寄存器传输级编程中的条件选择来实现使能信号，从而在逻辑综合过程自动被翻译为时钟门控；
- 通过实例化特殊的时钟门控单元，来把时钟门控插入到设计中去；
- 使用专门的时钟门控工具添加。
参考文献 - ^ Power-efficient System Design, Preeti Ranjan Panda, Aviral Shrivastava, P.R. PANDA, B. v. n. Silpa, Krishnaiah Gummidipudi, Springer; 1st Edition. edition (September 17, 2010), Page 25,73, ISBN 978-1-4419-6387-1
时钟门控, 英語, clock, gating, 是一种在同步时序逻辑电路的一种定時器訊號技术, 可以降低芯片功耗, 通过在电路中增加额外的逻辑单元, 优化时钟树结构来节省电能, 可以通过以下几种方式在设计中添加逻辑, 通过寄存器传输级编程中的条件选择来实现使能信号, 从而在逻辑综合过程自动被翻译为, 通过实例化特殊的单元, 来把插入到设计中去, 使用专门的工具添加, 参考文献, 编辑, power, efficient, system, design, preeti, ranjan, panda, aviral,. 时钟门控 英語 Clock gating 是一种在同步时序逻辑电路的一种定時器訊號技术 可以降低芯片功耗 时钟门控通过在电路中增加额外的逻辑单元 优化时钟树结构来节省电能 1 可以通过以下几种方式在设计中添加时钟门控逻辑 通过寄存器传输级编程中的条件选择来实现使能信号 从而在逻辑综合过程自动被翻译为时钟门控 通过实例化特殊的时钟门控单元 来把时钟门控插入到设计中去 使用专门的时钟门控工具添加 参考文献 编辑 Power efficient System Design Preeti Ranjan Panda Aviral Shrivastava P R PANDA B v n Silpa Krishnaiah Gummidipudi Springer 1st Edition edition September 17 2010 Page 25 73 ISBN 978 1 4419 6387 1 取自 https zh wikipedia org w index php title 时钟门控 amp oldid 75690057, 维基百科，wiki，书籍，书籍，图书馆，
文章
，阅读，下载，免费，免费下载，mp3，视频，mp4，3gp， jpg，jpeg，gif，png，图片，音乐，歌曲，电影，书籍，游戏，游戏。